近年來，伴隨著生成式AI與大語言模型的快速發(fā)展，用來訓(xùn)練AI大模型的數(shù)據(jù)量越來越龐大，單芯片晶體管密度卻已逼近物理與經(jīng)濟(jì)雙重極限。以GPT-4為例，其訓(xùn)練參數(shù)量達(dá)到了1800B，OpenAI團(tuán)隊使用了25000張A100，并花了90-100天的時間才完成了單次訓(xùn)練，總耗電在2.4億度左右，成本約為6300萬美元。

　　在驚人數(shù)據(jù)量的背后，隱藏著AI爆發(fā)式發(fā)展對半導(dǎo)體行業(yè)提出的算力和存力等挑戰(zhàn)。如何應(yīng)對挑戰(zhàn)?憑借面板級RDL與玻璃基板實現(xiàn)關(guān)鍵突破，在產(chǎn)能、良率與成本之間重構(gòu)平衡，CoPoS(Chip-on-Panel-on-Substrate)正在給出答案。

　　架構(gòu)創(chuàng)新才是出路，CoPoS是“真”剛需

　　CoWoS(Chip-on-Wafer-on-Substrate)作為2.5D多芯片封裝技術(shù)的代表，已成為高性能計算(HPC)和AI芯片的解決方案。比如英偉達(dá)采用CoWoS技術(shù)的產(chǎn)品就在其TOP 500超算中占據(jù)了超過一半的算力。隨著算力需求爆發(fā)與摩爾定律放緩，行業(yè)正通過異構(gòu)集成、等架構(gòu)創(chuàng)新突破傳統(tǒng)限制。

　　1.算力需求飆升與技術(shù)創(chuàng)新應(yīng)對: 全球算力需求正以每3.5個月翻一番的速度狂飆。在算力需求飆升，摩爾定律掉隊的情況下，為填補(bǔ)AI算力鴻溝，同時破解存儲墻與功耗瓶頸等問題，芯片行業(yè)正轉(zhuǎn)向異構(gòu)集成、存算一體等架構(gòu)創(chuàng)新。

　　2.晶體管集成規(guī)模飛躍：2.5D/3D芯片集成數(shù)量將五倍增長，當(dāng)前采用傳統(tǒng)架構(gòu)下的芯片最多集成了2000億顆晶體管，而采用Chiplet架構(gòu)、2.5D/3D封裝的芯片已經(jīng)實現(xiàn)10000億顆晶體管的集成。

　　3.先進(jìn)封裝市場規(guī)模：在AI相關(guān)應(yīng)用的驅(qū)動下，2023-2029年間，先進(jìn)封裝市場將以11%的年復(fù)合增長率持續(xù)擴(kuò)張，并有望在2029年達(dá)到695億美元的規(guī)模。其中，CoWoS等2.5D/3D先進(jìn)IC封裝技術(shù)在2023-2029年間的年復(fù)合增長率高達(dá)15%，到2029年將占據(jù)近40%的市場份額，并成為代工廠、封測廠、IDM、芯片設(shè)計廠商以及EDA廠商競相關(guān)注的一環(huán)。

　　來源：《HPC Accelerator Market Update 2024》，TSMC 2022 IEDM Technical Papers, 《Advanced Packaging for Next-Gen HPC》，Yole《Status of the Advanced Packaging Industry 2024》(2024年7月)

　　在強(qiáng)勁的市場需求面前，CoWoS一度面臨產(chǎn)能緊張和價格過高的問題。面對該挑戰(zhàn)，業(yè)內(nèi)人士指出，CoPoS有望成為AI芯片封裝領(lǐng)域CoWoS 的進(jìn)階選項，在不同算力/成本區(qū)間形成“錯位互補(bǔ)”。

　　什么是CoPoS架構(gòu)? 事實上，CoPoS 并非一種新技術(shù)，但近年來發(fā)展迅速，Manz 亞智科技是CoPoS技術(shù)概念的早期提出者。

　　從定義上來看，CoPoS 技術(shù)是基于CoWoS 2.5D 封裝的“面板化”演進(jìn)，適用于更復(fù)雜的AI芯片封裝，是實現(xiàn)高擴(kuò)展性與高生產(chǎn)效率的先進(jìn)封裝解決方案。

　　從CoPoS自身技術(shù)的迭代來看，CoPoS 中的中介層材料正在從傳統(tǒng)的硅中介層(Silicon Interposer)發(fā)展為板級中介層(Panel RDL )，再進(jìn)而轉(zhuǎn)成玻璃中介層(Glass Interposer)，整合硅光子(CPO)技術(shù)，有機(jī)載板逐漸轉(zhuǎn)變?yōu)椴ＡЩ澹瑥亩鴮崿F(xiàn)更細(xì)的線路與更高的I/O密度。

　　那么，為什么先進(jìn)封裝會走向CoPoS呢?

　　我們知道，隨著AI與高效能運(yùn)算需求的爆發(fā)性增長，芯片尺寸正在不斷擴(kuò)大，單片晶圓切割出的Die越來越少，圓形晶圓切邊浪費(fèi)和良率下降成為行業(yè)難題。

　　而CoPoS的核心突破在于"化圓為方"的創(chuàng)新思維，它采用面板級RDL技術(shù)，通過方形基板可實現(xiàn)更高效的芯片集成，從而在大幅提升產(chǎn)能和良率的同時，顯著降低制造成本。

　　值得一提的是，當(dāng)前基板面積也在持續(xù)擴(kuò)大，已從早期的510mm×515mm、600mm×600mm，逐步拓展至如今的700mm×700mm，按此面積計算，其產(chǎn)量大致相當(dāng)于12英寸晶圓的8倍左右。

　　在技術(shù)兼容性方面，無論是傳統(tǒng)的有機(jī)基板還是新興的玻璃基板結(jié)構(gòu)，CoPoS都能適配，為高密度I/O排布提供另一種選擇。其獨(dú)特的架構(gòu)設(shè)計可靈活應(yīng)對Chip Last等先進(jìn)制程，為異質(zhì)芯片整合提供了更多自由度，使其成為高算力AI芯片的理想選擇。

　　更為重要的是，CoPoS代表了封裝技術(shù)的未來方向，完美契合大芯片、異質(zhì)集成和高頻傳輸需求，是下一代半導(dǎo)體設(shè)計的關(guān)鍵使能技術(shù)。

　　CoPoS 技術(shù)突破關(guān)鍵：如何破解 RDL 與玻璃基板難題?

　　RDL(Redistribution Layer)是CoPoS技術(shù)的核心互連層，承擔(dān)著芯片信號重分布與高密度集成的關(guān)鍵作用。在CoPoS架構(gòu)中，RDL通過先進(jìn)的晶圓級封裝技術(shù)，在芯片與封裝基板之間構(gòu)建多層精細(xì)布線網(wǎng)絡(luò)，實現(xiàn)芯片I/O的高效擴(kuò)展與優(yōu)化布局。

　　隨著CoPoS技術(shù)的不斷發(fā)展，RDL制程正面臨更高精密度的技術(shù)要求。比如，在RDL First的發(fā)展趨勢下，需要高膜厚均勻性和高分辨率的布線層，這對電鍍設(shè)備提出了嚴(yán)苛的電流密度控制和均勻性要求。而Manz亞智科技的垂直電鍍設(shè)備通過多重陽極設(shè)計和無治具方案，可滿足納米級銅互聯(lián)組織的調(diào)控需求，同時其模塊化濕制程設(shè)備組能實現(xiàn)微米級表面粗糙度控制(<0.5μm)，為自由取向再布線技術(shù)提供了工藝基礎(chǔ)。

　　與此同時，隨著高算力芯片對互連密度和信號完整性的要求不斷提升，玻璃基板憑借其獨(dú)特的材料特性成為突破傳統(tǒng)封裝瓶頸的關(guān)鍵載體。相較于傳統(tǒng)的有機(jī)基板(如ABF)和硅轉(zhuǎn)接板，玻璃基板在電學(xué)性能、尺寸穩(wěn)定性、工藝兼容性等方面展現(xiàn)出顯著優(yōu)勢，而這些優(yōu)勢的實現(xiàn)同樣高度依賴精密設(shè)備的協(xié)同支持。比如，其表面粗糙度和CTE可調(diào)性要求濕制程設(shè)備具備亞微米級刻蝕精度和溫度穩(wěn)定性。而Manz亞智科技的集成化解決方案通過自動化傳輸系統(tǒng)與精密藥液控制系統(tǒng)，可支持不同厚度的超薄玻璃基板的處理，同時滿足300mm-600mm大尺寸面板的均勻顯影/刻蝕需求。針對玻璃基板與有機(jī)介質(zhì)膜的兼容性要求，設(shè)備采用dry film和有機(jī)介質(zhì)膜雙模式設(shè)計，實現(xiàn)2.5D/3D封裝中不同介質(zhì)材料的工藝適配。

　　此外，在工藝協(xié)同方面，設(shè)備參數(shù)與材料特性也需要深度耦合。比如ABF基板build-up層要求電鍍設(shè)備在10ASD高電流密度下仍保持3μm銅厚均勻性，而玻璃基板的TGV通孔需要刻蝕設(shè)備實現(xiàn)1:10的高深寬比加工能力。Manz亞智科技的解決方案通過專有技術(shù)能為CoPoS技術(shù)演進(jìn)提供了可擴(kuò)展的設(shè)備平臺。

　　設(shè)備落地先行

　　從產(chǎn)業(yè)落地層面，我們看到，Manz亞智科技已成功交付了從300mm、500mm、600mm到700mm不同尺寸的RDL工藝量產(chǎn)線，涵蓋洗凈、顯影、蝕刻、剝膜、電鍍及自動化設(shè)備。這意味著，下游制造已經(jīng)逐步落地，不過當(dāng)前有量產(chǎn)工藝全流程支撐的主要還是聚集在功率器件、傳感器芯片和射頻芯片等小面積芯片領(lǐng)域。

　　對于采用高階CoPoS技術(shù)的大芯片而言，量產(chǎn)落地還面臨芯片位移、細(xì)線路、翹曲和細(xì)間距這四大挑戰(zhàn)。

　　面對這四大挑戰(zhàn)，業(yè)界正在尋求突破。比如，在芯片位移方面，在設(shè)計時先做補(bǔ)償，并且根據(jù)不同的設(shè)計搭配相對應(yīng)精度的設(shè)備;在細(xì)線路方面，采用更高精度的光刻機(jī)實現(xiàn)更高精度的曝光，同時配套優(yōu)化刻蝕以及材料的選擇;在翹曲方面，結(jié)合仿真來做預(yù)補(bǔ)償，在改善結(jié)構(gòu)材料CTE的匹配度的同時，進(jìn)行Dummy區(qū)設(shè)計以及增加翹曲工藝;在細(xì)間距方面，采用低震動的工藝，同時將Mass Reflow轉(zhuǎn)向TCB。

　　攻克這些挑戰(zhàn)的路徑絕非單一環(huán)節(jié)優(yōu)化，而是設(shè)備精度、材料特性、工藝設(shè)計的三維協(xié)同。Manz亞智科技等半導(dǎo)體設(shè)備廠商正從“單點(diǎn)突破”轉(zhuǎn)向“系統(tǒng)級整合”，推動CoPoS技術(shù)從實驗室走向量產(chǎn)，最終滿足AI/HPC芯片對高密度、高良率、低成本的嚴(yán)苛需求。

　　寫在最后

　　AI算力的爆發(fā)式增長正在重塑半導(dǎo)體行業(yè)的競爭格局，而CoPoS技術(shù)的崛起為突破傳統(tǒng)封裝瓶頸提供了全新路徑。從CoWoS到CoPoS，不僅是基板形態(tài)從"圓"到"方"的轉(zhuǎn)變，更是芯片制造范式向高效率、高產(chǎn)能的一次躍遷。在這一技術(shù)變革中，Manz亞智科技憑借領(lǐng)先的RDL制程技術(shù)和全棧式設(shè)備解決方案，成為推動CoPoS產(chǎn)業(yè)化的核心力量。

　　作為RDL制程設(shè)備的行業(yè)標(biāo)桿，Manz亞智科技不僅提供涵蓋化學(xué)濕制程、精密電鍍、自動化及智能軟件系統(tǒng)的完整解決方案，更通過與玻璃基板廠商、材料供應(yīng)商、封裝測試企業(yè)等上下游伙伴的深度協(xié)作，構(gòu)建起CoPoS技術(shù)生態(tài)鏈。從高密度布線到玻璃通孔(TGV)工藝，Manz亞智科技的創(chuàng)新設(shè)備正在為CoPoS量產(chǎn)提供關(guān)鍵支撐，助力產(chǎn)業(yè)伙伴突破傳統(tǒng)封裝在效率、成本和性能上的瓶頸。

　　未來，隨著AI芯片和高性能計算需求持續(xù)攀升，Manz亞智科技將繼續(xù)攜手全球合作伙伴，加速CoPoS技術(shù)從研發(fā)到量產(chǎn)的跨越，共同開啟半導(dǎo)體"板級封裝"的新時代。